ETD

Archivio digitale delle tesi discusse presso l'Università di Pisa

Tesi etd-01242007-132835


Tipo di tesi
Tesi di laurea specialistica
Autore
Benvenuti, Luca
Indirizzo email
luca.benvenuti@yahoo.it
URN
etd-01242007-132835
Titolo
Progettazione, realizzazione e collaudo di un sistema embedded per l'analisi in tempo reale di segnali interni a circuiti integrati mixed-signal
Dipartimento
INGEGNERIA
Corso di studi
INGEGNERIA ELETTRONICA
Relatori
Relatore Ing. Saponara, Sergio
Relatore Ing. Rosadini, Christian
Relatore Prof. Fanucci, Luca
Parole chiave
  • SD
  • ADSI
  • oscilloscopio virtuale
  • snapshot
  • real time
  • embedded
  • asic
  • SiP
  • fpga
  • SoP
  • mixed signal
  • cpu8051
  • Interfaccia Grafica
  • circuiti integrati
  • analisi
Data inizio appello
01/03/2007
Consultabilità
Completa
Riassunto
Il seguente lavoro di tesi è stato realizzato presso l'azienda di Navacchio, SensorDynamics (SD).

Obbiettivo principale è stato quello di realizzare una sistema, basato su dispositivo programmabile
FPGA, in grado di prelevare i dati provenienti da un ASIC under test
attraverso due appositi pin e renderli disponibili per la loro
visualizzazione su PC. All'interno dell'ASIC è stato implementato un IP (intellectual property) che sfrutta l'AMBA bus APB già presente al suo interno. Tale IP è configurabile ed preleva 8 segnali a 32 bit.

I dati, una volta trasmessi sui due pin dedicati, vengono prelevati dall'ADSI (Advanced Digital Signal Inspector) che si occupa di interpretare il loro contenuto e di inviarli su di un PC dove rende possibile la loro visualizzazione in real time. Conteporanemante, attraverso una memoria SRAM, permette l'acquisizione dei segnali a partire da un determinato evento (impostato con un segnale di trigger) per eseguire analisi post processing.

L'ADSI dispone di una connessione USB con il PC e di una comunicazione UART con l'ASIC under test. Questo permette di configurare l'ASIC direttamente dall'ADSI sfruttando un'unica connessione USB con il PC.

L'architettura è controllata da una CPU8051 che, a sua volta, è gestita da un apposito firmware. Tale firmware, basandosi su un processo di interruzioni,riconosce quali dati provenienti dal PC sono destinati al settaggio dell'ASIC e quali invece sono indirizzati all'ADSI. I primi vengono così girati sulla seconda UART.

Il sistema è stato descritto in linguaggio VHDL sfruttando il programma Active-HDL ed è stato sintetizzato su di una board basata su di un dispositivo programmabile FPGA a 400 Kgates.

Per quanto concerne invece il lato Software è stato implementato attraverso Labview tutto quello che riguarda la gestione della scheda: all'utente è mostrata un'interfaccia grafica attraverso la quale si può settare nel dettaglio l'ASIC (è possibile scegliere il componente da analizzare tra quelli realizzati da SD) e settare tutte le funzioni dell'ADSI.
L'interfaccia grafica è composta da tre finestre principali: una per la gestione dell'Oscilloscopio Virtuale e per la visualizzazione dei segnali in tempo reale, una per configurare l'ASIC e l'ADSI, e una terza per controllare lo scaricamento della memoria per la modalità Snapshot.
La gestione delle istruzioni generate con Labview viene eseguita da una apposita DLL di proprietà della SD.

Per quanto concerne i dati provenienti dalla memoria SRAM essi vengono salvati su file già formattato in modo da visualizzarne il contenuto in grafici attraverso Matlab.

Sulla scheda è stato aggiunto anche un convertitore analogico digitale al fine di controllare i test svolti sui chip.

File